반도체 미세공정의 한계

편집자주

논설위원들이 쓰는 칼럼 ‘지평선’은 미처 생각지 못했던 문제의식을 던지며 뉴스의 의미를 새롭게 해석하는 코너입니다.

반도체 미세공정의 한계

윤석열 대통령이 지난 4월 22일 국립과천과학관 본관에서 열린 ‘2024년 과학기술 정보통신의 날 기념식’에 참석하고 있다. 왼쪽 구조물은 양자컴퓨터 모형. 서재훈 기자

인공지능(AI) 반도체 수요가 급증하면서 글로벌 반도체 제조사들 간 미세공정 경쟁도 다시 가열되는 모양새다. 지난주엔 대만 TSMC가 2026년 하반기부터 1.6 나노미터(nm) 공정을 통한 반도체 생산을 시작하겠다고 전격 발표해 업계를 긴장시켰다. 그동안 삼성전자와 TSMC는 각각 2025년 2 나노 및 2027년 1.4 나노 양산을 두고 치열한 속도전을 벌여왔는데, TSMC가 중간급인 1.6 나노 공정 발표로 삼성에 선수를 친 셈이 됐다. 지난 2월엔 후발주자인 미국 인텔이 연내 1.8 나노 공정 양산을 선언하면서 글로벌 경쟁 구도를 단번에 흔들기도 했다.

▦ 반도체 회로 선폭을 나타내는 나노미터는 10억 분의 1m이다. 대략 머리카락 굵기의 10만 분의 1 정도다. 따라서 현재 양산 단계인 3나노 반도체만 해도 인력으론 회로를 그릴 수 없고, 모든 생산업체가 극자외선(EUV)으로 웨이퍼에 회로를 새겨 넣는 네덜란드 ASML사의 독보적 EUV 노광장비를 쓰고 있다. 하지만 노광장비가 아무리 진화해도 회로 선폭이 가늘어지고, 회로 간격이 좁아질수록 전기신호의 간섭이나 혼선(양자터널링)을 피하기 어렵게 된다.

▦ 전문가들에 따르면 1 나노대에 들어가면 상용할 만한 수율 확보조차 어려울 정도다. 그렇다 보니, 최근엔 회로 미세화와 함께 트랜지스터를 다양한 입체구조로 바꿔 전류가 흐르는 금속과 실리콘이 맞닿는 접촉면(채널)을 넓히는 기술들이 개발돼왔다. TSMC의 핀펫(FINFET) 구조가 3면의 채널이 만들어지는 구조인 데 비해, 삼성이 개발한 게이트올어라운드(GAA) 구조는 채널이 4면으로 형성되는 데다 층층이 쌓인 형태여서 보다 진화된 성능을 발휘할 것으로 기대된다.

▦ 하지만 지금의 반도체 미세공정은 물리적으로 1 나노 벽을 넘기 어렵다는 게 다수 전문가들의 판단이다. 그건 곧 컴퓨터 자체가 이젠 지금의 반도체 트랜지스터 기반에서 양자컴퓨터 같은 새로운 차원의 기술적 도약이 필요한 시점이 다가왔다는 얘기이기도 하다. 인류가 반도체 미세공정의 끝을 넘어 다시 한번 문명을 도약시킬 컴퓨팅의 새 차원을 열 수 있을지 관심이다.